СИО табл. 1.84, если сигнал ЕО-В, выходы Y0-Y3 переходят в разомкнутое Z-состояиие. Входы SO, SI служат для выбора нз шести входных проводов 1(-3)-10-13 тех четырех, от которых данные требуется пе-редатьна выходы Y0-Y3.

Например, прн коде SO-H и S1-H выбираются в.\оды 10-13. При другом крайнем сочетании SO-B, S1-B будут выбраны входы 1(-3) - 10. Таки.м образо.м, микросхема ИР21 работает как искате.ть с шестью ламелями, ио с четырь.мя подвижными щетками-контактами, расположенными рядом. Микросхема К53ШР21 потребляет ток питания от 60 до 85 мА при наибольшем времени выбора выхода 20 не.

1.18. СУММАТОРЫ ТТЛ

Сумматоры - устройства, осуществляющие основную арифметическую операцию - суммирование чисел в двоичном коде. Простейший случай - суммирование двух одноразрядных чисел: 04-0 = 0, 14-4-0=1, 04-1 = 1 и 14-1 = 10. В последнем случае выходное число 10 (в десятичной записи это 2) оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей переноса.

На рнс. 1.34,0; были перечислены состояния схемы исключающее ИЛИ. Эти состояния соответствуют рассмотренному примеру (кроме случая 1ф1=0 - суммирование по модулю 2). К схеме исключающее ИЛИ несложно добавить выход переноса, т. е. генератор старшего разряда. Для этого оба суммируемых одноразрядных числа следует подать на схему И, выход которой даст необходимый старший разряд переноса 1-1 = 1 (см. рис. 1.30,6). На рис. 1.111, а показана реализация схемы суммирования двух одноразрядных чисел, состоящая из элементов исключающее ИЛИ и И. Схема имеет два выходных провода: суммы 2 и переноса С. Такая схема называется полусумматором.

Таблица состояний полусумматора показана на рис. 1.111,6.

Полный сумматор должен

- иметь вход для приема сигнала

Д , переноса Сп (здесь п - число разрядов в суммируемых словах). Схема полного сумматора двух одноразрядных слов показана на рис. 1.112,0, а таблица его состояний иа рис, 1.11.2,6. В последнем столбце таблицы результаты суммирования даны в десятичной фор.ме. В присутствии входной единицы переноса Сп сумма чисел А и В увеличивается на 1.

Полные сумматоры многоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным илн последовательным.

DO D(-l) D(-2) D(-3) Ha рис. 1.113 показана струк-- тура пятиразрядного параллельно-

о сумматора. Здесь поразрядно (в параллель) суммируются два пяти-)азрядиых слова: разряд АО с разрядом ВО, А1 с В1 и так далее до 5 с В5. При этом в каждом элементарном сумматоре получаются 1арциальные суммы 20, S1-25 и сигналы внутреннего переноса Cn+i, :оторые последовательно поступают на вход переноса Сп более стар-

Рис. 1.111. Полусумматор (а) и таблица его состояний (б)

& -1

Рис. 1.112. Полный сумматор (а) и таблица его состояний (б)

цего сумматора. Шестой выходной провод содержит сигнал переноса ;; , = Q (единица в шестом разряде). Таким образом, полная выход-гая сумма сумматора (рис. 1.113) составляет 111111, т.е. 63 в десятичном эквиваленте.

Данное устройство нетрудно сделать любой длины, однако сум-нирование будет закончено лишь тогда, когда истечет время распро-;транения сигналов переноса Сп через всю цепь одноразрядных сум-

маторов. Большое время распространения сигнала ограничивает применение параллельных сумматоров. Такой перенос иногда называют пульсирующим.

Последовательный двоичный сумматор (рис. 1.114) содержит три п-разрядных регистра: регистры слагаемых А-и В и регистр суммы S. Суммируемые слова загружаются в регистры А и В поразрядно. С такой же скоростью один такт-одни разряд происходит и суммирование, т.е. заполнение регистра суммы S. Дополнительный D-триггер

Слово/(5 проводов) СповоВ(5 проводов)

4 ММ \ /10

В* 6J ъг В) so

Выкод переноса

А2\вг \AI\B1

BKOff

переносе

Выходы су/мы (5 проводов) Рис. 1.113. Пятиразрядный параллельный сумматор

необходим для запоминания на один такт разряда Сп для переноса его в разряд Сп+1. Регистры последовательных сумматоров могут иметь параллельную загрузку. Если необходимо, чтобы переменные числа В прибавлялись к постоянному числу А, регистр числа А надо запустить в режиме рециркуляции (штриховая линия иа рис. 1.114).

7 /ч

Спагаемое А

Спагаемое В -

Сумма Z

Выход суммы

Рнс. 1.114. Последовательный сумматор:

/ - последовательные входы; 2 - тактовые входы; 3 -вход управления рециркуляцией; 4 - вход рециркуляции