записи лог. О в четвертый разряд регистра текущего приоритета, сигнал подтверждения прерывания по выходу IA будет вырабатываться всегда, независимо от состояния остальных трех разрядов этого регистра, в том числе и при наличии запроса на прерывание только по входу IRO.

На рис. 9.16 дай пример наращивания БПП для обработки более восьми запросов, иа рнс. 9.17 показаны типовые примеры применения микросхемы К589ИК14. В табл. 9.19 и 9.20 приведены статические н динамические параметры микросхемы К589ИК14 соответственно.

9.5. Микросхема К589ИР12

Микросхема К589ИР12 - миогорежнмиый буферный регистр (МБР), является универсальным 8-разрядиым регистром с выходами, имеющими три состояния. Он имеет встроенную логическую схему и независимый триггер для формирования запроса на прерывание центрального процессора. Одни или несколько МБР могут использоваться для реализации многих типов интерфейсных и вспомогательных устройств, включая: простые регистры данных; буферные регистры со стробированием данных; мультиплексоры; двунаправленные щиииые формирователи; прерываемые каналы ввода/вывода и др.

Условное графическое обозиачеиие микросхемы приведено на рис. 9.18, назначение выводов-в табл. 9.21, структурная схема показана иа рис. 9.19, временная диаграмма работы - иа рис. 9.20.

Микросхема состоит из восьми информационных D-триггеров, восьми выходных буферных устройств с тремя устойчивыми состояннями, отдельного D-триггера для формирова-

ния запросов на прерывание и гибкой схемь! управления режимами работы регистра.

Информационные D-триггеры повторяют входную информацию при высоком уровне входного сигнала MD и (CS/-CS2) = 1, а также при EW=\ и MD=Q, при низком уровне сигнала иа входе EW и (CS1 CS2) = \ при MD = Q происходит хранение входной информации. Выходы каждого информационного триггера соединены с выходными буферными каскадами с тремя устойчивыми состояниями. Внутренняя щина выдачи информации РВ стробирует каждый выходной буферный каскад. При наличии лог. 1 иа щине РВ выходные буферные каскады разблокированы и данные поступают иа выход соответствующей линии выходных данных (Q1-Q8). Условие выработки появления сигнала: PB=MD V CS1CS2. Внутренняя щина записи информации W стробирует каждый триггер регистра. При наличии лог. 1 на щине происходит запись информации в триггер с соответствующих входных информационных щин (D1-D8). Условие по-явлеиия сигнала: W=EW /\ MD \j MD-CSIX XCS2. Информация в триггерах МБР обнуляется асинхронно входным сигналом CLR.

В МБР управляющими входами являются

CS1. CS2, MD п EW. Эти входы используются для управлеиия выборкой устройства, информацией регистра, состоянием выходных буферных каскадов и триггером запроса на прерывание.

Выборкой кристалла управляют входы CSI и CS2. При наличии лог. О иа входе CS1 и лог. 1 иа входе CS2 устройство выбрано. Сигнал выборки кристалла (CS1, CS2) используется как синхросигнал для асинхронной установки состояния выходных буферных каскадов регистра и триггера запроса прерывания.

Таблица 9.21

Примечание. Выводы 4, 6, 8, 10, 15, 17, 19, 21 имеют три состояния.

IL 20

!L 1 rj

т rz ш

U4 Л5

CSI МП

Q2 SJ 34 05 QB Q7 Q8

Л Л Л

МП -

CSl CS2

PI

пг -

ПЗ -nt -

П5 -

ЛВ -

П7 -

П1 -СШ -

г

-а, -3, -а,

PttuonpP\

Рис. 9.19. Структурная схема К589ИР12

ni-D8 j(

£W или CS/-CS2

CLR QI-Q8

D!-D6

EW или CS!CS2

,л

gi-QB

CSI-CS2

CSICS2

si-ae Qi-as

Входная информация I

Разрешение Выборки

устройства -

(CSl CS2) -

МБР CLR

CSICS2 да

Выховная информация

Вхов строВиру/ощего сиднала

Системный ВхоВ

Системный cfpac

Разрешение Выборки устройства. (csr-CS2)

ав тв csf CS2 да

в схему БПП или БМУ

ВяоВ cmpoSupy-ющего сигнала

СВрас системы

EW МБР

Разрешение выборка устройства (CShCSZ)

CLR INR CSI-CS2 ЛСЭ

г-тт

Выхов системы

Прерывание

системы

Ucc-SB

Информационные шины

М МБР

csi-cs2 да j

УпраЗля-

Uc:c=5B

Информационные шины

CSI CS2 да

ющая шина

O.SB/\ Рис. 9.21, Варианты применения микросхемы

К589ИР12:

Рис. 9.20. Временная диаграмма работы -входной буферный регистр; б-устройство пре-

lciRQHP19 рывания; в - выходной буферный регистр; г - дву-

лзоупп, направленная передача информации

Примечание Типовые значения тока по треблеиия 90 мА выходных напряжений низкого уровня 0,4 В. высокого уровня 4,0 В

Таблица 9.23

Вход MD (выбор режима) определяет одни из двух режимов работы. При наличии лог, О на входе MD устройство работает в режиме BBoia. В этом режиме выходные буферные каскады открыты, когда устройство выбрано. Управление записью осуществляется сигналом по входу EW.

При наличии лог. 1 на входе MD устройство работает в режиме вывода. В этом случае выходные буферные каскады открыты независимо от выборки устройства.

Вход EW используется как синхросигнал для записи информации в регистр при ЛЮ = 0 и для синхронной установки триггера запроса прерывания.

Триггер запроса прерывания служит дЛя выработки сигнала запроса прерывания в процессорной системе. При установке системы в исходное состояние низким уровнем сигнала CLR триггер запроса прерывания устанавливается в 1, т. е. данное устройство ие требует прерывания. Одновременно этим же сигналом происходит установка регистра в 0. Принято, что МБР находится в состоянии прерывания, когда выходу INR соответствует лог. О, что позволяет обеспечить прямое соединение с входами запроса блока приоритетного прерывания. При работе в режиме ввода (т. е. иа входе MD сигнал низкого уровня) входной сигнал EW производит запись информации в регистр данных и установку триггера запроса в 0. Триггер запроса прерывания устанавливается в 1 при условии выбора устройства (также вырабатывается сигнал прерывания на выходе }NR).

На рис. 9.21 приведены типовые примеры применения микросхемы К589ИР12, в табл. 9.22 и 9.23 - статические и динамические параметры МБР соответственно.