Нф]-Ю(15]

MNso-mn

MNSIZ

mssc2

K?(OJ-

tf.iHfsi

K!(Ol-til(W IPA

0ГА(2)

MNS7-I-HS4

pssssn

BI-BU

ВрокНПП KS338AI

m-BAlB

Упра&ляАош.&е jraffau камага

К=с>

УМ KS888P2

Bf/

SFL!-SBL 3

CA KS888TI

О SYNC BIN

WTBT

A13-A15

k:--

РЗУ KSBSerZ

Рис. 8.28. Схема процессора на микросхемах К588ВС2, К588ВУ2, К588ВР2, К588ВП, К588ВА1, К588ВТ1

VAO-VAIS

МПП(2) BSSBSAI

BAD-DAIS

SYMC

BAI-BAIS

MBP(2I HSSSHPI

A!-AI2

блок ОЗУ KSBBPyik JS) ~ B/W

Рис. 8.29. Схема оперативного запоминающего устройства на микросхемах К588ВГ2, К588ВА1, К588ИР1, К537РУ14

Глава 9

Микропроцессорный комплект серии К589

Микропроцессорный комплект серии К589 состоит из процессорных, запоминающих и интерфейсных микросхем, предиазиачен для построения быстродействующих контроллеров различной организации с частотой выдачи управляющих сигналов до 10 МГц, микро- и ми-ии-ЭВМ различного назначения с быстродейст-

вием вычисления операций типа регистр-регистр до 1 мли./с, измерительных систем, систем числового программного управления стайками, систем обработки данных.

Микросхемы серии К589 выполнены на основе ТТЛ с диодами Шотки (ТТЛШ). Они совместимы со всеми серийными ТТЛ-схемами

(серий К155, К555 и др.), имеют одно напряжение питания 5 В±57о, конструктивно выполнены в корпусах с двухрядовым вертикальным расположением выводов.

В состав серии микропроцессорного комплекта входят микросхемы:

К589ИК02 - центральный процессорный элемент (ЦПЭ);

К589ИК03 - схема ускоренного переноса (СУП);

К589ИК01 - блок микропрограммного управления (БМУ);

К589ИК14 - блок приоритетного прерывания (БПП);

К589ИР12 - миогорежнмиый буферный регистр (МБР);

К589АП16 - шинный формирователь (ШФ);

К589АП26 - шинный формирователь с инверсией (ШФИ);

К589ХЛ4 - многофункциональное синхронизирующее устройство (МСУ).

Общие технические характеристики серии приведены в табл. 9.1.

При описании каждой схемы серии К589 в таблицах динамических параметров времена задержек распространения указаны при рези-

стивной нагрузке, соответствующей выходному току высокого и низкого уровня и емкостной нагрузке 30 пФ.

9.1. Микросхема К589ИК02

Микросхема К589ИК02 - центральный процессорный элемент (ЦПЭ), представляет собой 2-разрядную микропроцессорную секцию, которая:

выполняет арифметические операции в двоичном дополнительном коде;

выполняет логические функции И, ИЛИ, НЕ и исключающее ИЛИ;

выполняет положительное и отрицательное приращения;

выполняет сдвиг влево и вправо;

выполняет проверку слова, части слова илн одного разряда иа 0;

вырабатывает сигналы ускоренного переноса;

обладает возможностью наращивания разрядности;

имеет три типа шин входных данных, два типа шин выходных данных с тремя устойчивыми состояниями;

имеет 40 типов микрокоманд.

iL г/

IL IS

ll iL

Вывод

Обозначенне

Тип вывода

Внешняя шнна Маскирующая шина Ускоренный перенос Перенос Сдвиг вправо Сдвиг вправо Перенос

Разрешение адреса Адреса памяти Общий

Коды микрокоманд

Синхронизация Информация Информация Разрешение данных Напряжение питания

Примечания. 1. На выводах X, У, F0-F6 выходная и входная информация представляется в прямом коде, иа остальных выводах - в обратном.

2. Выводы 5, 6 имеют два состояния, выводы 7, 8, 12, 13, 19, 20 - три состояния

Рис. 9.1. Условное графическое обозначение К589ИК02

функциональное назначение выводов

Микросхема содержит И регистров общего назначения и один накопительный регистр, независимый регистр адреса ЗУ, однотактную схему синхронизации.

Условное графическое обозначение микросхемы приведено на рнс. 9.1, назначение выводов - в табл. 9,2, структурная схема показана на рнс. 9,2, временная диаграмма работы - на рис. 9.3.

Микросхема выполняет арифметические, логические, регистровые функции 2-разрядного микропрограммируемого центрального процессора. Данные от внешних источников (таких, как главная память, внешние устройства и т. п.) поступают в ЦПЭ по одной из трех входных шин. Данные от ЦПЭ передаются на внешние устройства по одной из двух выходных шии. Внутри ЦПЭ данные хранятся в одном из 11 регистров сверхоперативного ЗУ (СОЗУ) или в аккумуляторе. Данные от входных шин, из регистров и аккумулятора поступают в арифметико-логическое устройство (АЛУ) через два внутренних мультиплексора Л и fl. Дополнительные входы и выходы служат ,1ля обеспечения распространения переноса, сдвигов и выбора микрокоманды.

Семь линий входной пшны микрокоманд (FO-Fb) декодируются внутри ЦПЭ для выборки функций АЛУ, выработки адреса СОЗУ и управления мультиплексорами Л и fl.

Входная шина М предназначена для передачи данных из внешней главной памяти в ЦПЭ. Данные с шины М поступают через внутренний мультиплексор на вход АЛУ. Входная шина / предназначена для передачи даи-

ных от внешних систем ввода/вывода в ЦПЭ. Данные с шины / поступают также на вход АЛУ через мультиплексор, но независимо от шины М. Разделение на две шины обеспечивает относительно малую загрузку шин памяти даже в том случае, если к шине / подключено большое число устройств ввода/вывода.

При другом варианте использования шины входы / могут быть соединены внешним монтажом с одной из выходных шин для получения операции сдвига на несколько разрядов (например, на байт). В этом случае устройства ввода/вывода коммутируются внешними схемами на входы М.

Сверхоперативное ЗУ содержит 11 регистров (R0-R9 и Т). Данные с выхода СОЗУ поступают через внутренний мультиплексор на вход АЛУ, а с выхода АЛУ, в свою очередь, на вход СОЗУ.

Для запоминания результата операции АЛУ в ЦПЭ имеется независимый регистр ЛС--аккумулятор. Выход аккумулятора связан через внутренний мультиплексор со входом АЛУ; кроме того, выход аккумулятора подключен к выходному буферному каскаду (на три состояния) для выдачи иа выходную шину D. Обычно шина D используется для передачи данных во внешнюю главную память нли внешние устройства ввода/вывода.

Мультиплексоры Л и В выбирают данные для двух входов АЛУ в зависимости от данных на шине микрокоманд. На входы мультиплексора А подаются данные шины М, выход СОЗУ и аккумулятор, на входы мультиплексора 5 - данные шины /, аккумулятор и данные