Значения параметров

Выходной ток низкого уровня при Ucc=5 В±5%, и,hUcc-0,8 В, t L=0,8 В, UoL=0,4 В, мА Выходной ток высокого уровня при Ucc = 5 В±5%, U, = Ucc-0,8 В, U,l0,8 В, [/он = С/сс-0,8 В, мА Ток потребления при Ucc =5 В±5%, Uih = Ucc-0,8, U,l = 0,4 В, [/он=5,1 В, мА

Ток утечки высокого уровня на входе при Ucc = 5 В±5%, и,h = Ucc-0,8 В, U,l-=0,8 В, мкА

Ток утечки низкого уровня на входе при Ucc-5 В±5%, U, = Ucc-0,8 В, 6л. =0,8 В, мкА

Время задержки адреса при Ucc = 5 В±5% и Uil = = 0,4 В, НС

Время задержки формирования сигнала DIN при Ucc = =5 В±5%, и,ь=0,4 В, НС

Время задержки ввода при [/сс = 5 В±5% и Uil=0,4 В,

Время задержки формирования сигнала DOUT прн Ucc - = 5 В± 5 % и U,l = 0,4 В, не

Время задержки формирования сигнала F1 при Ucc - = 5 В±5 % и U,l = 0,4 В, не

LIL Р (i>YNC~KB) р (DIN-KB)

Р (KB1-RPLY) Р (DOUT-KBI) р (F!~CS)

(0,8) (-0,4) 0,8 10 - 10 (100) (10) (100) (50) 200

Система микрокоманд приведена в табл. 8 19, временные диаграммы выполнения микрокоманд DATI и DATO показаны на рис. 8.16.

Основные параметры микросхемы приведены в табл. 8.20.

8.5. Микросхема К588ВА1

Микросхема К588ВА1 - магистральный приемопередатчик, предназначен для применения в аппаратуре с жестко ограниченным энергопотреблением и массогабаритными характеристиками.

Микросхема выполняет следующие функции: двунаправленную передачу байта с инверсией или без инверсии; подтверждение передачи; формирование бита четности; контроль информации на четность.

Микросхема состоит из следующих основных блоков: блоков усилителей; блока управления усилителями; блока формирования бита четности и контроля информации на четность.

Условное графическое обозначение микросхемы приведено на рис. 8.17, назначение выводов- в табл. 8.21, структурная схема показана на рис. 8.18, таблица истинности - в табл. 8.22.

Функционирование микросхемы разрешает сигнал низкого уровня на входе CS.

С помощью входов CH/F1, CHIF2 задаются следующие режимы работы микросхемы:

1) CH!Fl-CHiF2-0. Информация, пришедшая с любого канала, контролируется на четность.

В случае возникновения ошибки формируется сигнал низкого уровня иа выходе ER. Этот сигнал сохраняется до тех пор, пока сохраняется информация. Бит четности при этом передается без изменения;

2) CH/Fl-O, CH/F2-\. Информация, прошедшая по каналу К1. контролируется на четность, и формируется сигнал бита четности BIT2;

Birt

CH/FI

CH/FZ

блок

формароватя/яоит/шя четности F/CH

Таблица 8.22

Блок i/млителвй

Блок усилителей 2 >2

Блок 1/правлекия усилителями

Рнс. 8.18. Структурная схема К588ВА1 Таблица 8.21

Вывод

Обозначе ние

Тип вывода

Функциональное назначение выводов

Выборка кристалла

Управление контролем/формированием четности

1 канала к1 Управление контролем/формированием четности

2 канала к2 Сигнал Ошибка Бит четности канала к2

Разряды 7--О канала к2 Общий

Управление прямой/инверсной передачей

Разряды 0-7 канала к2

Бит четности канала к1

Сигнал Передача выполнена Управление передачей из канала к2 в канал /(/ Управление передачей нз канала к1 в канал к2 Напряжение питания

Примечание. /С/ (0) - /С/ (7) - двунаправленный информационный канал KJ; к2 (0)-к2 (7) - двунаправленный информационный канал К2.

Таблица 8.23

Параметр

Обозначение

Значения параметров [макс, (мни.)]

Выходной ток низкого уровня в состоянии выключено при С/сс = = 5 В±5%, С;л, = 0,8 В, и, = (Усе-0,8 В, мкА Выходной ток низкого уровня прн С/сс = 5 В± ±5%, (;,l = 0,8 В, U, = Ucc-Qfi В, UoL=QA В, мА Выходной ток высокого уровня при (Усе =5 Bd: ±5%, (7,1. = 0,8 В, UoH = Ucc-QA В, U,h = Ucc-Qfi В, мА Ток потребления при (/сс = 5 В±5% и U/h = = Ucc-QA В, мкА Ток утечки низкого уровня иа входе при Ucc = = 5 В±5% н =

= 0,8 В, мкА Ток утечки высокого уровня на входе при асс = 5 В±5% и и,н = Ucc-0,8 В, мкА Время передачи информации в канале при 1.=620 Ом±5%, ClIOO пФ, Ucc = = 5 В±57о, U,l = = 0,4 В, UiH = Ucc- -0,4 Н, не

LIH

(.K2-Kt),

300 (8,5) (-0,5)

80 5,0

3) CHjFlA, CHIF2-Q. Информация, поступающая по каналу К2, контролируется на четность, и формируется сигнал бита четности BIT1:

4) CHjFl-CHIF2-\. Для информации, поступающей по любому каналу, формируется соответствующий бит четности. Передача информации из канала К1 в канал К2 и из канала К2 в канал К1 управляется сигналами СО/, С02. Если на входе С01 формируется низкий уровень, а иа входе С02-высокий, то информация передается из канала К1 в канал К2.

Если на входе С/ формируется высокий уровень, а на входе С02 - низкий, то информация передается из канала К2 в канал К1-

При одновременной установке СО/ и С02 в состояние низкого уровня ие гарантируется однонаправленная передача информации. При формировании бита четности обеспечивается нечетное число высоких уровней иа девяти выходах (восемь - канала и одного бита четности). По такому же принципу проводится контроль информации на четность.

Состояние низкого уровня на выходе TF сигнализирует о завершении подачи информации. Если на входе IN установлен высокий уровень, то информация при передаче не изменяется. Если на входе IN низкий уровень, то информация при передаче инвертируется.

Если на входах С01 и С02 установлен высокий уровень, то выходы /(/(0)-К1 (7) и

/(2(0)-/(2(7) переводятся в состояние выключено . Последовательность подачи сигналов CS, С01, С02 ие регламентируется.

Все функции микросхемы выполняются под управлением внешних сигналов синхронизации.

Основные параметры микросхемы К588ВА1 приведены в табл. 8.23.

8.6. Микросхема К588ИР1

Микросхема К588ИР1 - миогофуикцио-иальный буферный регистр, предназначен для применения в аппарате с жестко ограниченным энергопотреблением и массогабаритными характеристиками.

Микросхема выполняет следующие функции: запись байта; считывание байта с инверсией или без инверсии; формирование бита четности; контроль информации на четность.

Условное графическое обозиачеиие микросхемы приведено иа рис. 8.19, назначение выводов - в табл. 8.24, структурная схема показана на рис. 8.20, временная диаграмма работы - на рис. 8.21.

Микросхема состоит из следующих основных блоков: 8-разрядиого регистра; блока формирования бита четности и контроля информации на четность; блока управлеиия записью - считыванием информации; блока формирователей 8X1.

Таблица 8.24

5 J

о I г

2 15

CH/F BIT

CS WR RB IH