ся передача данных, хранящихся в регистровом блоке, внешним схемам.

Информация, подлежащая обработке, поступает в АЛУ по шинам порта А и порта В блока РОН. АЛУ производит операцию и результат записывается в регистр по адресу порта А.

Прн обращении к регистровому блоку адрес регистров по порту А и порту В выбирается нз адресного поля текущей микрокоманды. Поле микрокоманды разрядов О-3 (поле а) служит адресом регистра порта А блока РОН, а поле микрокоманды разрядов 4-7 (поле Ь) служит адресом регистра порта В блока РОН для двухадресных микрокоманд. В случае одноадресной микрокоманды обращение осуществляется только по адресу по ля а микрокоманды.

Прн микрокомандах перехода код операции содержится в разрядах 12-15 микрокоманды, в оставшихся разрядах 0-11 заключен адрес. В микрокомандах условного перехода код операции содержится в разрядах 12-15 микрокоманды, условие - в разрядах. 8-11, а адрес в разрядах 0-7 микрокоманды.

Тактовые сигналы С1-С4 представляк1т собой серию из четырех следующих друг т.а другом неперекрывающихся во времени импульсов напряжения (рнс. 4.3).

Микрокоманда, подлежащая исполнению, поступает в блок управления, содержащий программируемую логическую матрицу расшифровки кода микрооперации. Блок управления вырабатывает управляющие сигналы, задающие АЛУ режим работы, соответствую щнй поданной микрокоманде. АЛУ параллельно обрабатывает два операнда. Обработка 16-разрядных слов осуществляется з.э два цикла под управлением двухцикловых микрокоманд. Обработка 8-разрядных слов требует одного цикла и реализуется одноцикловыми микрокомандами. При регистровых микрокомандах код операции, поступающий на расшифровку в блок управления, содержится в разрядах 8-15 микрокоманды, а поля а и 6 микрокоманды содержат адреса регистров общего назначения, содержимое которых подвергается обработке. Запись результата обработки производится в РОН по адресу поля а микрокоманды.

Прн литеральных микрокомандах в качестве одного нз операндов в операциях АЛУ используется литеральная часть микрокоманды. Код операции содержится в разрядах 12-15 микрокоманды, второй операнд заключен в РОН с адресом поля а, а код литерала - в разрядах 4-И микрокоманды. Результат обработки информации поступает в РОН, имеющий адрес поля а микрокоманды.

Прн микрокомандах условного перехода осуществляется проверка состояния флага условия, определяемого разрядами 8-11 микрокоманды. Результат проверки выдается в следующем цикле.

Во время двухцикловых микрокоманд во втором цикле регистр микрокоманд воспроиз-

водит поданную в первом цикле микрокоманду с инвертированными младшими разряда ми полей а и 6 микрокоманды. Этим обеспечивается последовательная обработка 16-разрядных данных 8-разрядным АЛУ с помощью одной микрокоманды.

Выбор нужных РОН осуществляется адресным дешифратором.

Построение блока РОН обеспечивает:

параллельную выдачу АЛУ содержимого двух 8-разрядных РОН (двух операндов);

вывод в ШАД и ШМК 16-разрядных слов.

Блок РОН состоит нз 26 8-разрядных регистров: 10 регистров могут прямо адресоваться микрокомандами; 4 адресуются прямо и косвенно (эти регистры выполняют специальные функции процессора - счетчик команд, указатель стека); 12 регистров имеют только косвенную адресацию и используются в качестве регистров общего назначения.

В РОН с адресом поля а микрокоманды может записываться следующая информация:

результат обработки информации АЛУ;

младший байт слова, поступающего в ШАД;

старший байт слова, поступающего в ШАД;

содержимое флагов условий,

литеральная часть микрокоманды.

В ШАД в режиме ввода информации поступают команды и данные, которые заносятся в нужные РОН и могут передаваться в ШМК. В режиме вывода информации в ШАД выводится 16-разрядное слово - содержимое РОН, адрес которых определяется полями а и Ь микрокоманды.

В ШМК может выводиться-

информация, поданная в ШАД;

результат проверки флагов условий;

16-разрядное слово - содержимое РОН, адрес которых определяется полями а и 6 микрокоманды.

Регистр-указатель для косвенной адресации представляет собой трехразрядный регистр, хранящий адрес пары РОН; он может загружаться либо нз адресной части системной команды, либо из адресного поля регистра системной команды.

Регистры кодов условий обеспечивают хранение следующих условий: отрицательный результат; нулевой результат; 4-разрядный перенос; 8-разрядный перенос; переполнение.

Схема проверки состояния флагов условий обеспечивает выдачу результата проверки прн подаче микрокоманд условного перехода.

При поступлении на вход WI сигнала Ожидать регистр микрокоманд воспроизводит поданную в данном цикле микрокоманду и микросхема переходит в режим ожидания. Режим ожидания используется в случае ожидания поступления информации в ШАД нлн прн необходимости выдачи информации в течение нескольких циклов. После сигнала Ожидание мнкросхема заканчивает выполнение поданной микрокоманды; ее узлы и

Таблица 4.6

блоки готовы к приему и выполнению следующей микрокоманды.

Статические параметры КР581ИК1 приведены в табл. 4.6.

4.2. Микросхема КР581ИК2

Микросхема КР581ИК2 предиазиачеиа для генерации адресов микропоследовательностей для микропрограммного постоянного запоминающего устройства и управляющих сигналов для внешних операций ввода/вывода

Условное графическое обозначение микросхемы приведено иа рис. 4.4, назначение выводов - в табл. 4.7, структурная схема дана на рис. 4.5, временная диаграмма работы показана на рнс. 4.6.

В состав микросхемы влодят регистры системных команд и микрокоманд; программируемая матрица трансляции (ПМТ); счетчик микрокоманд; регистры возврата и состояния; схемы управления.

При генерации адресов микропоследовательностей, реализующих конкретную системную команду, а также управляющих сигналов для внешних операций ввода/вывода в качестве исходной информации используются 16-разрядные системные команды и текущие микрокоманды.

Микросхема управляется 16-разрядиыми системными командами и 18-разрядными микрокомандами, поступающими по ШМК.

Для установки микросхемы в режим приема микрокоманд из микропрограммного постоянного запоминающего устройства на вход

iL iL

1. i

м1<

mRHf

с OMR

BNll

c<

CZ VAC3

JL iL

iL JL

fRBY JRRAK

jl 12,

Рис. 4.4. Условное графическое обозначение КР581ИК2