Усилители йаниых АП

ал1-аа5

Дешшрратвр аОресод А А

аао Ша

блок контроля четности адреса ЛЛи ванных

9

ФермирвЛте-ли записи ванных АВ

Матрица памяти а

Усилители сттыватя ванных АН

feeucmp йаниых AU

Усилителп Э ванных ВВ

ли записи ванных ВВ

Матрица памяти В

~~г~

Усилители считывания ванных ВЛ

Рвгастр ванных ВМ

Триггер ошибки

1яаТ

Тригеер ошибки

,ЕВВ

Дешифратор авресовВА

.ВА-ВА5

блок контроля четности авре-

са Ва и ванных

Рис. 10.29. Структурная схема К1800РП16

SYNB

Таблица 10.55

10.10. Рекомендации по применению

Наличие широкой номенклатуры микросхем серии К500 (табл. 10.56), накопленный богатый опыт по их применению и полная совместимость по электрическим параметрам и условиям эксплуатации с секционированными микросхемами серии К1800 создают благоприятные условия для реализации аппаратуры с широкими функциональными возможностями и высокой производительностью. Кроме того, наличие двунаправленного преобразователя уровней ECL-TTL (К1800ВА4) обеспечивает совместную работу устройств на микросхемах ECL и TTL, а также стыковку с памятью MOS.

Таблица 10.56

Окончание табл. 10.56

Тип микросхемы

Тип микросхемы

Выполняемая функция

К500ЛМ101 К500ЛМ102

К500ЛМ105

К500ЛЕ106

К500ЛП107

К500ЛМ109

К500ЛЛ110 К500ЛЕ111

К500ЛП114 К500ЛП115 К500ЛП116 К500ЛК117

К500ЛС118 К500ЛО119 К500ЛК121

К500ЛЕ123

Четыре логических элемента 2ИЛИ -НЕ/2ИЛИ Три логических элемента 2ИЛИ - НЕ и логический элемент 2ИЛИ - НЕ/2ЧЛИ Два логических элемента 2ИЛИ-НЕ/2ИЛИ и логический элемент 2ИЛИ - НЕ/ЗИЛ И

Два логических элемента 2ИЛИ -НЕ/2ИЛИ и логический элемент ЗИЛИ - НЕ/ЗИЛ И

Три логических элемента исключающее 2ИЛИ - НЕ/2ИЛИ

Два логических элемента 5ИЛИ - НЕ/5ИЛИ, 4ИЛИ - НЕ/4ИЛИ

Два логических элемента ЗИЛИ с мощным выходом Два логических элемента ЗИЛИ -НЕ с мощным выходом

Три приемника с линии Четыре приемника с линии Три приемника с линии Два логических элемента 2-ЗИЛИ-2И -НЕ/2-ЗИЛИ - 2И

Двд логических элемента 3-3 ИЛИ-2И

Логический элемент 3-3-3- 4ИЛИ-4И

Логический элемент 3-3-3- ЗИЛИ - 4И - НЕ/3-3-3-ЗИЛИ -4И

Два логических элемента ЗИЛИ-НЕ и логический элемент 4ИЛИ -НЕ с мощным выходом (магистральные усилители)

К500ПУ124

К590ПУ125

К500ЛП128

К500ЛП129

К500ТМ130 К500ТМ131 К500ТМ133

К500ТМ134

К500ТМ135 К500ИЕ136

К500ИЕ137

К500ИР141

K500Pyj45

К500РУ148

К500РЕ149

К500ИЕ160

К500ИД161

К500ИД162

К500ИД164

К500ИВ165

К500ТМ173

К500КП174

К500ИП179 К500ИМ180

К500ИП181

К500НР140 К500РУ401

К500РУ402 К500РУ410 К500РУ415 К500ПУ470

Выполняемая функция

4-разрядный 4-разрядный

постояи-

схема

Четыре преобразователя уровней TTL-ECL

Четыре преобразователя уровней ECL-TTL

Возбудитель линии (2-разрядный)

Приемник с линии (4-разрядный)

Два триггера типа защелка Два £)-триггера

Четыре триггера типа Защелка

Два D-триггера с мультиплексором

Два (-триггера Универсальный двоичный счетчик Универсальный десятичный счетчик Универсальный 4-разрядный регистр сдвига

ОЗУ на 64 бита (64X4 разряда) со схемами управления ОЗУ на 64 бита с произвольной выборкой (64 слова X XI разряд) Программируемое ное ЗУ иа 1024 бит Двеиадцативходовая контроля четности Трехразрядный дешифратор напряжения низкого уровня Трехразрядиый дешифратор напряжения высокого уровня Восьмнкаиальный мультиплексор

Кодирующий элемент с приоритетом

Четыре триггера типа защелка с мультиплексором Сдвоенный четырехвходовый мультиплексор

Схема ускоренного переноса Сдйоениый высокоскоростной сумматор-вычитатель Арифметико-логическое устройство на 16 операций с двумя 4-битовыми словами Матрица резисторов ОЗУ иа 16 бит со схемами управления

Ассоциативная память со считыванием (2 слова X 2 разряда)

ОЗУ иа 256 бита (256 словаХ XI разряд) со схемами управлеиия

ОЗУ иа 1024 бита (1024 слова X 1 разряд) со схемами управления

ОЗУ иа 4096 слова

Микросхемы серии К1800 применяются для построения быстродействующих специализированных процессоров

измерительных устройств времяпролетных масс-спектрометров, позволяющих выполнять предварительную обработку и накопление информации до 400 Мбайт/с;

обработки изображения, поступающего с датчика волнового фронта лазерного пучка, и выдачи управляющих сигналов;

обработки сигналов цифровой фильтрации, коммутации телеграфной связи, где тактовая частота достигает 30 МГц;

измерительных устройств различного назначения, где требуется высокая скорость обработки цифровой информации.

Типовая структурная схема соединения микросхем серии К1800 (рис. 10,30) показывает принцип реализации микропрограммируемого микропроцессора в вычислительной системе. Для хранения информации, организации связи с внещними устройствами и ОЗУ используются микросхемы серии К500 (например, К500ПУ124, К500РУ145, К500РУ-148, К500РЕ149, К500ТМ173 и К500КП174), а также ОЗУ на микросхемах К565РУ5.

.Микропрограммная память (К500РУ148 или К500РЕ149) после поступления сигналов управления из микросхемы К.1800ВУ1 и синхросигнала выдает управляющее слово для выполнения очередной микрокоманды. Слово

микропрограммы разделено на поля (группы битов), которые независимо управляют работой отдельных устройств микропроцессора. Все устройства работают одновременно, что значительно повышает производительность системы, которая определяется числом микрокоманд в машинной команде и временем выполнения микрокоманды. Время выполнения микрокоманды в показанной системе составляет около 100 не.

Арифметический блок, реализованный на микросхеме К1800ВС1, выполняет арифметические, логические и сдвиговые операции над данными. Устройство микропрограммного управления построено на микросхеме К1800ВУ1 и связано обратной связью с микропрограммной памятью, два поля которой генерируют адрес каждой следующей микрокоманды. Данное устройство обрабатывает поступающую информацию (признаки нуля, переполнения, знака и т. п.) от других устройств {ALU и СОМ) и изменяет ее.

В качестве блока регистров используется микросхема К1800РП6 нлн К500РУ145 (К500РУ148). Преимущество К1800РП6 состоит в более высокой скорости работы, так как считывать и записывать информацию она позволяет одновременно. Процессоры и другие цифровые устройства могут быть реализованы иначе, в зависимости от решаемых задач и области применения.

Вховная шина.

Пуск

Устройство сикхротаацаи

(тооввг)

Устройство микропрвтммме гв уярабжния

(ктовУ!)

Микропроерамнная память

Устройстве управ/юния памятью (ктовтз)

flpeoixaptoatM

древней

(квоапут)

Управмние

\ feeucmp mmovnou оВравотка

\ \(KsoDTMm)Knr7it

Лрифметикв-мгическое устройство (КШО0ВС1)

Првграемир!/-\емый сдвагатт fKISOOBfV)

Б/гок регистров (НтОРПБ,

Ksoopyrus, Ksoofme)

память

(ктот)

Адреса

Внешние устрейстйв

ВыхвВная шина Данные

(тООВАй)

(KsooFym,

KSBSPyS)

Адреса

Рис. 10.30 Структурная схема микропрограммируемого процессора в вычислительной

системе