10.8. Микросхема К1800ВР8

Микросхема К1800ВР8 - многоразрядный программируемый сдвигатель (PS), предназначен для сдвига 16-разрядных данных при выполнении операций с плавающей запятой для предварительной денормализации и выравнивания порядков. Вход знака определяет полярность бита знака н позволяет микросхеме работать как с положительной, так и с отри-

цательной логикой. Микросхема выполняет восемь операций сдвига: арифметический сдвиг влево и вправо, циклический сдвиг влево и вправо, сдвиг влево и вправо в дополнительном коде, блокировку выходов, распространение знакового разряда по всем выходам. Каждая операция сдвига задается с помощью управляющих сигналов на семи входах микросхемы. Структура микросхемы позволяет организовать устройства сдвига необходимой разрядности.

iL iL М. М.

38 \

3± 3J

и. zr

ST 0

2 J ♦ S S 7 8 9 10 I! 12 13 / IS

COF 0 1

COT 0

2 3 4 S В 7 В 3 10 11 12 13 Щ IS

sso

i7cc

±

JL 21

\-±

!L \JL

JL J

.12,38

Таблица 10.50

Рис. 10.24. Условное графическое обозначенне К1800ВР8

C0F0

COFI

C0F2

C0F3

Дешифратор ви

Вора Вели-

чинь! сдвига а

знака

Блок ВыВара знака

Влок макового разрйва

BUS вт В1в

ВхоВмой мультиплексор

Вь/хоВноО мультиплексор

BOIS BOf* лоо

Условное графическое обозначение микросхемы приведено на рис. 10.24, назначение выводов -в табл. 10.50, структурная схема показана на рнс. 10.25.

Микросхема PS состоит из дешифраторов вида сдвига DOT и выбора величины сдвига н знака DCF, входного MUXI и выходного михо мультиплексоров, блока выбора знака и блока знакового разряда. Информация приходит из 16 входов данных DIO-DI15 и после выполнения сдвига передается на 16 выходов данных ООО-D015. Выбор одной из восьми операций вида сдвига осуществляют сигналы на входах СОТ0-СОТ2, а величина сдвига устанавливается сигналами на входах COF0- C0F3. Вход SI используется для определения знака операций арифметического сдвига и распространения знакового разряда.

Дешифратор вида сдвига в зависимости от значения управляющих сигналов на входах

сото, COTl, С0Т2 выбирает одну нз восьми операций вида сдвига (табл. 10,51).

Дешифратор выбора сдвига и знака с помощью управляющих сигналов на входах COF0-COF3 устанавливает число разрядов, на которые необходимо произвести сдвиг, н определяет разряды, в которые должен быть помещен знак (табл. 10.52).

Входной мультиплексор осуществляет передачу 16-разрядной входной информации DIO- DI15 прямым кодом илн с циклическим сдви гом вправо на один, два или три разряда. Ниже приведены выходные логические функции входного мультиплексора-

ВО -.DI0-Y10\JDU-Yll\jDl2-Y12\l

yOlS-YlS. B1DI1-YT0\jD12-YTJ\JD13YT2\J

уои-ТТз,

В2= DI2-YWyDlS-YU\IDI4-Y12\j У015.7ТЗ:

ВЗ- DIS-YlOy Dl4-Yliy D15-YI2y УОГб-УТЗ:

В4-- DI4-VI0y DlS-Yliy DI6-YI2y

уи17-7Тз\

В5= Dl5-Y10y D16-Yliy D/7-V72V V DI8-YT3.

B6= Dl6-Ytoy DI7-Yliy Dl8-YI2y У 019-713,

B7== D17-YWy DI8-Yliy DI9-Y12y yDI10-YT3,

B8= Dl8-Y10y D19-YliyDlW-Y12y

уот-УГз.

B9=- DI9-Y10yDU0-YliyDni-Y12y У0112Л13,

BIO =DI10-Y10yDlll-YliyDll2.Y12y У Dl 13-713,

Bii = 0111-ТТоу0112.7Пуо11з-?72у

У0114-УГЗ,

B12 =--Dll2-Y10yDI13-YllyDll4-Y12y yD115-YlS,

B13 -D113-Y10yDll4-YliyDll5-Y12y

уопб-УТз.

B14 Dll4-Y10yDI15-YllyD116-Y12y У0117-ТГЗ,

B15 --=DI15-Yl0yD116-YliyD117-Y12y У0118-7ТЗ,

SBO CDA SIC

RPT RLT ARS

Распространение знакового разряда по всем выходам

Блокировка выходов. Все выходы 0015-ООО устаиавливаются в 1 Сдвиг влево в дополнительном коде. Входы D115- D10 в соответствии с дополнительным кодом слова на управляющих шинах COF3-COF0. Освобождающиеся разряды заполняются 1

Сдвиг вправо в дополнительном коде. Входы 0115- D10 сдвигаются вправо на выходы 0015-ООО в соответствии с дополнительным кодом слова иа управляющих шинах COF3-COF0. Освобождающиеся разряды заполняются 1 Циклический сдвнг вправо Циклический сдвиг влево Арифметический сдвиг вправо. Освобождающиеся разряды заполняются информацией знакового разряда Арифметический сдвнг влево. Освобождающиеся разряды заполняются информацией знакового разряда

Таблица 10.52

Сигналы управления Y10-Y13 поступают из дешифратора. При выполнении операции только один из четырех сигналов может быть равен 1 При Y10=l иет сдвига, при К = 1 сдвиг на один разряд, при К/2= 1 - на два разряда, при К/5= 1-на три разряда. Выходной мультиплексор осуществляет передачу 16-разрядной информации прямым кодом или с циклическим сдвигом вправо на 4, 8 или 12 разрядов иа выходах DO0-DO15 и устанавливает знак в соответствии с управляющими сигналами L1-L16 из блока выбора знака. Управляющие сигналы Li-L16 определяют число разрядов, заполняемых знаковым разрядом при операции сдвига. Работа схемы выходного мультиплексора определяется следующими выходными функциями:

DO0 =L15-F\jL15-{B0 -¥084 -Yly \/В8 .F2VB/2.T5),

DOl =Г7 -fv-- (В -Уоувв -yTm

\fB9 -¥2X1B13-Y3),

D02 =L3 -FyLS- (В2 -YOyВ6 -УТу

УВ10.72УВ14-ГЗ),

DOS -19 .FyL9- {ВЗ .Y0yB7 -VTy

уВП-Угу B15-Y3),

D04 =ТГ4-РуЕ14-{В4 -YOyВ8 -УТу УВ12-У2УВ0 Щ,

DOS L2 FyL2 -{BS -YOyВ9 -ТТу УВ13-У2УВ1 ~3),

D06 -L8 -FyLS -(Вб -YOyBlO-Viy УВ14-У2УВ2- Щ,

D07 =L16.FyL16-{B7 -УОУВИ-ПУ yBlS.Y2yB3 -Тз),

D08 =L13-FyL13.(B8 .У0уВ12-У1у У ВО У2УВ4 -Щ,

D09 =14 ~FyL4 {ВЭ VOyBLS-Viy

УВ1 Y2yBS Щ,

DO10=L7 FyL7 -{ВЮ-ТоуВ14-7Ту

ув2 -угувб -УЗ),

D011=L12-FyL12-{Bn-yoy BlS-Yty УВЗ У2уВ7 -КЗ),

D012=L10-FyLIO-iB}2-yoyВО -У!у

УВ4 -Угувз -Уз),

D0I3=T5 -FyLS .{В13-УдуВ1 -уТу

yBS -Угувэ -Щ,

D014 = L6 -FyLe {В14-УдуВ2 -Yiy

увб -Угувю-Щ,

D01S = Lll-FyLll-(BlS.YOyB3 -Yiy

ув7 -Угувп-уз).

Сигналы Y0-Y3 поступают из дешифратора DCF и определяют число разрядов, на которое должна быть сдвинута информация (О, 4, 8 или 12). При этом только одни из четырех сигналов принимает значение 1: Y0 - нет сдвига, Yl - сдвиг иа 4 разряда, Y2 - сдвиг иа 8 разрядов, Y3 - сдвиг иа 12 разрядов, F -знаковый разряд.

Микросхема К1800ВР8 выполняет восемь видов сдвига:

ALS - арифметический сдвиг влево (С0Г2=1, СОТ 1=1, СОТ0.= \). Входные данные сдвигаются влево с заполнением освобождающихся разрядов информацией знакового разряда, иа который может быть подано напряжение высокого или низкого уровня в зависимости от использования положительной или отрицательной логики;

ARS - арифметический сдвиг вправо (С0Т2=1, С0Т1 = \, СОТ0=0). Входные данные сдвигаются вправо с заполнением освобождающихся разрядов информацией знакового разряда;

/?Lr - циклический сдвиг влево {С0Т2=1, СОТ 1 = 0, СОТ0=1). При циклических сдвигах информация выдвигаемых разрядов устанавливается во вдвигаемых разрядах;

RRT-циклический сдвиг вправо (С0Т2= = 1, СОТ 1 = 0, СОТ0=0). Этот вид сдвига используется при построеиин сдвнгателя иа 16, 32, 64, 128 или 256 разрядов;

SPC - сдвиг вправо в дополнительном коде (СОГ2=0, С0Т1=\, СОТ0=\). Сдвиг вправо в дополнительном коде означает сдвиг вправо на число разрядов, равное дополнительному коду от числа сдвигов. Освободившиеся разряды заполняются 1. Сдвиг вправо в дополнительном коде используется прн построении сдвиговых матриц, многоразрядных сдвигателей, имеющих минимальную задержку для сдвигов влево;

SLC - сдвиг влево в дополнительном коде (СОТ2=0, С0Т1=\, СОТ0=0). Сдвиг производится на число разрядов, равное дополнительному коду от числа сдвигов. Они используются в многоразрядных сдвигателях для выполнения операции сдвига вправо;

ODA - блокировка выходов {СОТ2 = 0, СОТ 1 = 0, СОТ0=\). Эта функция сдвнгателя используется для записи 1 по всем выходам независимо от кода числа сдвигов;

SBO - распространение знакового разряда по всем выходам (СО72=0, СОТ1 = 0, СОТ0=0). При этой операции знаковый разряд заполняет все выходы независимо от кода числа сдвигов, что может быть использовано