Описание работы микросхем МПК 1800 и примеры их применения далее приведены с применением отрицательной логики, т. е. напряжение высокого уровня на входе Uih и выходе и он принимаются за лог. О (0), а напряжение низкого уровня на входе Oil и выходе и ol -за лог. 1 (1).

10.1. Микросхема К1800ВС1

Микросхема KI800BC1 - арифметико-логическое устройство (АЛУ) является центральным процессорным блоком, предназначено для выполнения арифметических, логических и сдвиговых операций с комбинациями из одной, двух или трех переменных. Операции умножения и деления выполняются при использовании соответствующей команды. Данное устройство является одним из немногих микропроцессорных АЛУ, в котором реализованы операции над двоично-кодирован-

ными десятичными числами. Устройство обес. печивает внутреннюю генерацию сигналов четности результата PR и переноса PC для контроля ошибок, а также генерирует сигналы признака переполнения Of, знака MBS, проверки на нуль ZD и переноса CRP, CPG и CRO.

Условное графическое обозначение микросхемы приведено иа рис. 10.1, иазиачеиие выводов-в табл. 10.4, структурная схема показана иа рис. 10.2.

В состав микросхемы входят: фиксатор, мультиплексор выходной шины (MUXO), мультиплексор даииых (MUXB), мультиплексор-маска (МиХМ), формирователь кодов, арифметико-логический блок (сумматор), сдви-гатель, накопитель (АСС), дешифратор уп-

Таблнца 10.4

32 \ 31

1L\ 3L

18-21-26

SYM2

LBS MBS

PC CPO СРВ СВР OF РВ

Ж 22

Ж IS. В

± ~5 J. Л

Usso-

Рис. 10.1. Условное графическое обозначение К1800ВС1

Дешифратор управления Выходной шати -,

Влокиправле-ния выхоВной шиной

Накопитель

Мулыпигтексвр 1

М1/льта/7ле/есор Выходтй шины

Мулотаплексор - маска

коВоВ

Дешифратор (/правления ВыхоВной шиной

I* Мультиплексор Вховной шины

Фиксатор

Мультиплексор данных

Арифметико-логический Влок

Мультиплексор

СдВигатель

-SYNZ

-сов -cot

-сяо

-СЯР

-C0I2

~С07

-LBS -MBS -FB -ZH

-C013

-com

Рис. 10.2. Структурная схема К1800ВС1

равлеиия выходной шнной (DCO), дешифратор управления входной шиной {DCI), блок управления выходной шнной и мультиплексоры сдвигателя и накопителя. Для управления операциями внутри микросхемы используются 16 управляющих входов СОО-С015. Обмен информацией между блоками процессорных устройств осуществляется тремя 4-разрядными информационными шинами IB, DI и ОВ. Шина DI является однонаправленной и служит информационным входом для АЛУ (ОЮ-младший разряд, D13 - старший). Шины ОВ и IB являются двунаправленными и могут использоваться как для ввода, так и для вывода информации {IBO, ОВО - младшие разряды, IB3, ОВЗ - старшие). Вспомогательные входы служат для выдачи кодов состояния и условий перехода. Выводы CPI, СРО. LBS и MBS используются прн паралельной работе нескольких АЛУ для увеличения разрядности, кратной разрядности одной микросхемы.

Основным блоком микросхемы является сумматор. Объединенный с фиксатором, формирователем кодов и мультиплексором наложения маскн, он может выполнять различные логические операции, двоичные и двоично-де-

сятичные арифметические операции с одной, двумя или тремя логическими переменными. В качестве переменных могут использоваться данные из шин DI, ОВ и накопителя. Настройка микросхемы в одни из данных режимов работы проводится с помощью управляющих сигналов на входах СОЮ. СОП (табл. 10.5) и С012. Микросхема работает в логическом режиме при C0I2=Q и в арифметическом режиме прн С012= 1.

На входы сумматора поступают данные в виде операндов ОХ и 0Y, формирование которых проводится с помощью управляющих сигналов на входах СОО-С06. Операнд ОХ формируется блоками МиХО и MUXM с помощью сигналов С02 и СОЗ нз информации, поступающей с шин DI и ОВ (табл. 10.6). Кроме того, МиХМ позволяет накладывать на любой разряд или группу разрядов маску, состоящую из лог. 1 или лог. 0.

На входы ОУ сумматора поступает информация из MUXD, на выходах которого можно получить информацию с MUXO, шнны ОВ и накопителя либо лог. 1, либо лог. 0. Формирование операнда 0Y с помощью сигналов СОО и С01 приведено в табл. 10.7. На входы ОУ

Таблица 10.5

Таблица 10.10

Таблица 10.11

Таблица 10.6

Таблица 10.8

можно подавать также информацию из накопителя при СО0=СО1 = 0 н сигналах на входах С05, СОб согласно табл. 10.8.

Сигнал на входе С04 позволяет прибавлять н вычитать константу 2. Состояние лог. 1 .на этом входе не оказывает влияния на работу микросхемы. Прн СО4=0 с помощью сигналов СОО и COl на входы 0Y сумматора подается код 0010 (плюс 2) илн 1110 (минус 2). В многоразрядном устройстве этот вход обычно используется только у микросхемы, обрабатывающей самые младшие разряды слова. Однако при другом включении данной микросхемы в разрядном формате с помощью этого входа можно организовать прибавление или вычитание таких констант, как 2, 32, 34, 512, 544, 546 и т. д. Совместное действие сигналов С04, СОО и С01 иллюстрируется табл. 10.9. Комби-нацин СО0СО1-СО4 и СО0СО1 С04 обычно не используются. Комбинация COO-COlX ХС04 дает в результате OY0=0; OY2j=DI12\ 0У/=1; OY3=DI3. Комбинация СО0-СО1Х ХС04 дает OY0=0; OY2OB2; 0У/ = 1; OY30B3.

Вычислительные возможности микросхемы ALU расширяет накопитель АСС, предназначенный для быстрого выполнения итерационных операций, например, сложение с суммой в накопителе, умножение и операции многократного Сдвига. Управление выбором источника информации для накопителя и определение информации для шины IB проводится с помощью сигналов на входах СОЯ и С015 в дешифраторе управления входной шииы (табл. 10.10). Дешифратор управления выходной шиной и блок управления выходной- шииой при воздействии сигналов С05 и СОб распределяют выходную информацию накопители по пяти адресам: шины IB и ОВ, MUXO. вход АСС и блокировка передачи данных (табл. 10.11).